DERWENT-ACC-NO: 1986-309732

DERWENT-WEEK: 198647

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

FET having lattice construction

channel - by alternating

stacking silicon germanide thin

layers and silica gate

insulation layer NoAbstract Dwg 4/4

PATENT-ASSIGNEE: SEIKO EPSON CORP[SHIH]

PRIORITY-DATA: 1985JP-0072889 (April 5, 1985)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 61230374 A

October 14, 1986

N/A

006

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 61230374A

N/A

1985JP-0072889

April 5, 1985

INT-CL (IPC): H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: L03 U11 U12

CPI-CODES: L04-E01A;

EPI-CODES: U11-C01; U12-D02A; U12-D02X; U12-E01;

PAT-NO:

JP361230374A

DOCUMENT-IDENTIFIER:

JP 61230374 A

TITLE:

FIELD-EFFECT TYPE TRANSISTOR AND

MANUFACTURE THEREOF

PUBN-DATE:

October 14, 1986

INVENTOR-INFORMATION: NAME OSHIMA, HIROYUKI IWANO, HIDEAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO:

JP60072889

APPL-DATE:

April 5, 1985

INT-CL (IPC): H01L029/78, H01L029/161, H01L029/80

US-CL-CURRENT: 257/213, 257/E29.056 , 257/E29.078 ,

257/E29.162 , 257/E29.248

, 438/FOR.179

ABSTRACT:

PURPOSE: To obtain a MOSFET having large electron mobility and saturated velocity by forming a channel region, in which Si-Ge thin-films of two kinds are laminated alternately, and a gate insulating film consisting of SiO<SB>2</SB> shaped by oxidizing an Si thin-film on the laminated thin-films on an Si substrate.

CONSTITUTION: An SiGe superlattice 404 in which

Si<SB>1-x</SB>Ge<SB>x</SB> thin-films (0≤x≤1) 402 and Si<SB>1-y</SB>Ge<SB>y</SB> thin-films (0≤y≤1, x≠y) 403 are laminated alternately is formed onto a single crystal Si substrate 401, and an Si thin-film 405 is grown on the SiGe superlattice 404 in an epitaxial manner. The Si thin-film is oxidized to shape a gate insulating film 406 composed of SiO<SB>2</SB>. is desirable that a transistor is kept at a low temperature as much as possible in order to stably maintain SiGe superlattice structure, and it is preferable that a low-temperature oxidation method such as an anodizing method is used. Consequently, SiO<SB>2</SB> formed through the oxidation of Si is extremely stable, and has high reliability, thus realizing the gate insulating film having small interface level density. Accordingly, a MOSFET having excellent MOS structure can be actualized.

COPYRIGHT: (C) 1986, JPO&Japio

[®] 公開特許公報(A) 昭61-230374

@Int_Cl.1

識別記号

庁内整理番号

每公開 昭和61年(1986)10月14日

H 01 L 29/78 29/161 // H 01 L 29/80 8422-5F 8526-5F 7925-5F

¹925-5F 審査請求 未請求 発明の数 2 (全6頁)

69発明の名称

電界効果型トランジスタ及びその製造方法

②特 願 昭60-72889

②出 願 昭60(1985)4月5日

仰発 明 者 大

弘 之

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

仞発 明 者

岩 野 英 明

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

の出 願 人 セイコーエプソン株式

島

東京都新宿区西新宿2丁目4番1号

会社

00代理人 弁理士 最上 務

明 相 普

1. 発明の名称

電界効果型トランジスタ及びその製造方法

2.特許請求の範囲

(1) 8 1 基板上に、 811-xGex 薄膜(0 ≤ x ≤ 1)と 811-yGey 薄膜(0 ≤ y ≤ 1 , x + y)を 交互に積層させた超格子構造のチャネル領域と、 8 1 0 2 薄膜から成るゲート絶縁膜を具備したことを特徴とする電界効果型トランジスタ。

(2) S1基板上に、 S11-xGex 薄膜と S11-y Gey 薄膜を交互に積層する工程と、 該積層薄膜上に S1 薄膜を堆積させる工程と、 該 S 1 薄膜を酸化する工程を含むことを特徴とする電界効果型トランジスタの製造方法。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は電界効果型トランジスタの構造及びそ

の製造方法に関する。

(発明の概要)

本発明は、電界効果型トランジスタにおいて、 81基板上の 81 G o 超格子から成るチャネル領域と、 81 薄膜を酸化して成る 81 0 2 ゲート絶縁膜を具備することにより、大幅な高速動作を可能にすると共に、優れたシリコンテクノロジーを適用して高い信頼性を実現したものである。

〔従来の技術〕

近年、高強動作の可能なトランジスタの開発が活発に行なわれている。これは、従来使用で高さまたシリコン(S1)系トランジスタを凌くしたを移動作を目指すものであり、主にヒ化ガリウムに連動作を目指すものたトランジスタの開発には行ってまる。しかし、一方でGaABのである。しかし、一方でGaABの大きの変異が不可能である。しかし、一方でGaABの大きの変異が不可能であり、トランジスタの複数は金属一半導体(MOS)構造の実現が不可能であり、トランジスタの複数は金属一半導体(MOS)を

3)型に限定される。ところがMES電界効果型トランシスタ(MESPET)では、金属一半導体間に形成されるショットキー障壁の高さが低いため、動作電圧が約1V以下に制限されてものも果、しきい値電圧の余裕度が小さくり、、厳しい均一性が要求されると共に、外部からのノイズに弱くなる。また、低電圧駆動のため高速動作に利である。

また、 G a A B 以外の半導体に関しても事情は全く同様である。すなわち、 S 1 では二酸化シリコン (S 1 0 2) という極めて良質なゲート絶縁 腰が容易に得られるが、他の半導体ではこれほど 良質なゲート絶縁膜は得られない。したがって M 0 S 電界効果型トランジスタの実現は困難である

(発明が解決しようとする問題点及び目的)

このように、電子移動度の大きいGaABを用いて電界効果型トランジスタを実現しようとすると、MoSBBTの実現が困難で、欠点の多いMBSPBTを用いざるを得ないという問題点があ

速度を実現する。また、 S 1 種膜を酸化して S 1 0 2 のゲート 絶縁膜とすることにより、 安定 で信頼性の高い M 0 S 構造を実現する。 したがって上配の本発明の構成によれば、 電子移動度と飽和速度の大きい M 0 S P E T を実現することが可能となる。

(実施例)

以下、実施例に基づいて本発明を詳しく説明する。

 った。一方、S1を用いて簡界効果型トランジスタを実現しようとすると、MOSBBTの実現は可能であるが、電子移動度が小さく、高速動作が難しいという問題点があった。

本発明はこのような問題点を解決するものであり、その目的とするところは、電子移動度と飽和速度の大きい M 0 S P E T を実現して、高速の電界効果型トランジスタを提供することにある。

(問題点を解決するための手段)

本発明による電界効果型トランジスタは、 S 1 拡板上に Si1-xGex 薄膜(0 ≤ x ≤ 1) と S1 1-yGey 薄膜(0 ≤ y ≤ 1 , x + y)を交互に 秘層させた魁格子構造のチャネル領域と、該秘層 薄膜上の S 1 薄膜を酸化して形成した S 1 0 2 の ゲート絶練膜を具備したことを特徴とする。

(作用)

ャネル型のトランジスタであればボロン(B)等のアクセプタ不純物が添加されている。これらは 層間絶縁膜109に開口されたコンタクトホールを介してソース電極110,ドレイン電極111 に接続されている。本発明による電界効果型トランジスタの構造上の特徴は、310 a から成るゲート絶 鉄腹にある。

第2図は本発明の電界効果型トランジスタのチャネル領域に用いられる S 1 G e 超格子の断面図である。 S 1 基板 2 0 1 上に、 S11-xGex 薄膜 2 0 2 と S11-yGey 薄膜 2 0 3 から成る S 1 Ge 超格子 2 0 4 が形成されている。この S 1 G e 超格子により、 S 1 の約 3 倍にも達する高い移動度と飽和速度が実現される。これに関する理論的根拠は、 Theory of silicon superlattices: Electronic structure and enhanced mobility J. Appl. phys., Vol.54, No.4,p. 1892(1983)に述べられている。すなわち、 S 1 G e 超格子により電子状態が変化し、電子または正孔の有

効質量が減少するために、キャリアの移動度が増大する。 S 1 あるいは S 1 G e 等の N 族系半導体における移動度は、主にフォノン散乱により決定される。フォノン散乱が支配的な場合の移動度 μは、キャリアの有効質量 m* と次の関係にある。
μ α (m*) - 5

81 G e 超格子では、 81 に比べて有効質量 m*
が 0. 65~ 0. 7 倍に減少するため、移動度は約 3
倍に増大する。また上記の文献には述べられていないが、電子の飽和速度も同様にフォノン散乱により決定するため、有効質量が減少することにより、移動度のみならず飽和速度も約 3 倍に増大する。

また、31の格子定数(543Å)はGeの格子定数(548Å)と一致しないため、81基板上への81Ge薄膜のエピタキシャル成長は困難のように思われるが、これは次の理由により可能である。すなわち、81Ge超格子では各層の薄膜の膜隙が極めて薄い(例えば100Å以下)ため、弾性範囲内で各層が格子定数の不一致による

G a A B に対しても、トランジスタ数和化が進行 して高電界領域での動作が主体となる場合には、 同様に約3倍の高速化が可能となる。

第4図は本発明による電界効果型トランジスタの製造方法を示す工程図である。

まず第4図(α)のように、単結晶31基板4 0 1上に311-xGex 物膜(0 ≤ x ≤ 1)402 と311-yGey 激膜(0 ≤ y ≤ 1 , x ヤ y)を交 互に機層させた31G e 超格子を形成する。組成 比は例えばx = 0 2 , y = 0 4 であり、膜外は例 えばそれぞれ50Åである。 薄膜の形成には、例 えばモノシラン(31日。)とゲルマン(G e 日。)を原料とした熱分解法(気相成長法)を用いる 。 これらのガスの流量を制御することにより組成 比を制御すると共に、超格子構造を形成する。あ るいは分子線エピタキシャル法(MBB)を用い てもよい。

次に第8図(b)のように、31G e 超格子の上に31穂膜40 5 をエピタキシャル成長させる。 膜原は例えば4 5 Åである。

歪を吸収、緩和することが可能となり、いわゆる 歪入り超格子 (StrainedLayer Superlattice) が実現される。これにより S 1 基板上に高品質の 単結晶 S 1 G e 超格子を形成することが可能となる。

次に第4図(d)のように、金属または半導体などの導電体から成るゲート電極407を形成した後、イオン打ち込み法により適当な不純物を添加し、ソース領域408及びドレイン領域409を形成する。不純物の活性化には通常のアニールを行なってもよいが、前述の通り、低温・短時間の処理が選ましく、光エネルギーや電子ピームな

どによるトランジエントアニール法を用いる方が よい。これは、極めて短時間での不純物の活性化 を可能にし、SiGo超格子の破線を防止する。

最後に第4図(*)のように、5102などの 層間絶験膜410を堆積させた後、コンタクトホ ールを開口し、金国等の導電体を用いたソース電 極411及びドレイン電極412を形成して本発 明の電界効果型トランジスタは完成する。

第3に、MOSPETの実現が可能な点である。これにより高いゲート電圧の印加が可能となり、第1の効果で述べた高速性に寄与することはもちろんであるが、多くの実根と高い安定性・信頼性を有していることも大きい効果である。特に、

であり、gmが大きいほど高辺に動作するといえる。図から明らかなように、M03樽違による高い印加健圧と、B1GB超格子による高い移動度と助和速度のために、1000m8/㎜を出ている。これはGAABを用いたMESPETの約300m8/㎜の約450m8/㎜による電界効果型トランスタが優れた高速性を個えていることを顕著に示している。

[発明の効果]

本発明は以下に述べるような優れた効果を有している。

第1に、極めて高速な動作が可能な点である。これは Sice の超格子による高い移動 度と飽和速度、及び Mo Sy R Tの実現による高い印加電圧に起因するものである。前述の如く、 L=1 μmにおいて、 Ga A B M B S y R T の 5 倍もの高速動作が可能である。

第2に、前記の高速性がトランジスタの微細化

ゲート絶縁膜はS1海膜の酸化により形成される ため低い界面準位密度を実現することができる。

第5は31 基板とシリコンテクノロジーが使える点である。31 基板は、半導体集機回路からの需要を背景に、大面積で良質な単結晶基板として、安価に供給されている。その品質は、Galaをである。でを関に存在する。ことは大きな長所である。すなわち、高速の電界効果型トラ

127-1

特開昭61-230374 (5)

ンジスタを安定かつ安価に実現することができる。 しかも本発明ではすべて S 1 系の材料を用いるため、既存の安定したシリコンテクノロジーを そのまま用いて、高い製造歩留りを得ることができる。

以上述べたように、本発明は数多くの優れた効果を有するものである。

4.図面の簡単な説明

第 1 図は本発明による電界効果型トランジスタ の構造を示す断面図である。

第2図はS1G e 超格子を示す断面図である。 第3図は電子のドリフト速度と電界強度の関係 を示す図である。

第4図(α)~(€)は本発明による電界効果型トランジスタの製造方法を示す製造工程図である。


第 5 図 (α)。(δ)は本発明による電界効果型トランジスタの特性を示す図である。


101,201,401.....81 盐板

1 0 4 , 2 0 4 , 4 0 4 … … S 1 G e 超格子
4 0 5 … … S 1 薄膜
1 0 5 , 4 0 6 … … ゲート絶縁段
1 0 6 , 4 0 7 … … ゲート電極
1 0 7 , 4 0 8 … … ソース領域
1 0 8 , 4 0 9 … … ドレイン領域

以 上

出願人 株式会社諏訪帮工者代理人 弁理士 般上 務





ドリル建度と電界の関係と示す団

第 3 図

特開昭61-230374 (6)

